| 出願番号 | 16/189,089 |
|---|---|
| 通知の日付 | 2026-11-03 （受付時の記録） |
| 応答期限 | 2027-02-03 残り 88 日（納品日から） 通知の日付から3か月（受付時の記録）。延長は含まない |
| 番号 | 条文・区分 | 対象の請求項 | 引用文献と指した段落 | 審査官の指摘の要旨（和訳） | 対応する本願の記載（請求項・要素の番号と該当文） | 処置 |
|---|---|---|---|---|---|---|
| 1 | 35 U.S.C. 102(a)(1) 新規性 | 請求項1・7 | Ref1（EP2568268A1） | 請求項1及び7は、kk-electronicにより新規性がないとして、米国特許法第102条(a)(1)に基づき拒絶される。 | 請求項1（要素6）・請求項7（要素2） | ☐ 応答で扱う ☐ 扱わない |
| 1-1 | 請求項1 | Ref1 [0002]・[0038] | Ref1は、電力変換装置であって、次のものを備える装置を開示している： | 請求項1 E1-01 電力変換装置であって、次のものを備える： | ||
| 1-2 | 請求項1 | Ref1 [0011]・[0041] | 制御入力端子、第1端子及び第2端子を含むパワートランジスタ | 請求項1 E1-02 制御入力端子、第1端子及び第2端子を含み、前記第1端子及び前記第2端子を通じて所定の負荷に電力を供給するパワートランジスタ | ||
| 1-3 | 請求項1 | Ref1 [0034]・[0045] | 前記制御入力端子を駆動するドライバ | 請求項1 E1-03 前記制御入力端子を駆動するドライバ | ||
| 1-4 | 請求項1 | Ref1 [0063] | 温度推定部を含む制御装置 | 請求項1 E1-04 温度推定部を含み、前記ドライバを介して前記パワートランジスタのオンとオフを制御する制御装置 | ||
| 1-5 | 請求項1 | Ref1 [0044]・[0045]・[0050] | 及び、前記パワートランジスタのオン期間中に端子間電圧を検出する電圧検出回路 | 請求項1 E1-05 及び、前記パワートランジスタのオン期間中に前記第1端子と前記第2端子との端子間電圧を検出する電圧検出回路 | ||
| 1-6 | 請求項1 | Ref1 [0010]・[0047] | 前記温度推定部は、前記端子間電圧と端子間電流と接合部温度との相関情報を予め保持し、前記接合部温度を推定する。 | 請求項1 E1-06 前記温度推定部は、前記第1端子及び前記第2端子の前記端子間電圧及び端子間電流と接合部温度との相関情報を予め保持し、前記電圧検出回路から得られた前記端子間電圧と、既知の端子間電流と、前記相関情報とに基づいて前記接合部温度を推定する。 | ||
| 1-7 | 請求項7 | （段落の指摘なし） | Ref1は、請求項1に係る装置を開示している | 請求項7 E7-01 請求項1に係る装置 | ||
| 1-8 | 請求項7 | Ref1 [0050] | 前記電圧検出回路は、前記パワートランジスタの前記オン期間中に前記端子間電圧をサンプリングする。 | 請求項7 E7-02 前記電圧検出回路は、前記制御装置から前記パワートランジスタのオンオフ制御信号を受けて、前記パワートランジスタの前記オン期間中に前記端子間電圧をサンプリングし、前記パワートランジスタのオフ期間中に当該サンプリング値を保持するサンプリングホールド回路を含む。 | ||
| 2 | 35 U.S.C. 103 自明性 | 請求項2 | Ref1（EP2568268A1）・Ref2（US5500616A） | 請求項2は、Ixysに照らしてRef1に対して特許を受けることができないとして、米国特許法第103条に基づき拒絶される。 | 請求項2（要素1） | ☐ 応答で扱う ☐ 扱わない |
| 2-1 | 請求項2 | Ref2 第2欄第15〜40行※ | Ref2は、非飽和検出回路に印加される電圧を制限する過電圧クランプを開示している。 | 請求項2 E2-01 請求項1に係る装置であって、前記端子間電圧を、その上限を制限した状態で前記電圧検出回路に伝達する電圧制限器をさらに備える装置。 | ||
| 2-2 | 請求項2 | （段落の指摘なし） | Ref1は、請求項1に係る装置を開示しているが、電圧制限器を明示的には開示していない。 | （要素に当てなかった記載） | ||
| 2-3 | 請求項2 | （段落の指摘なし） | クレームされた発明の有効出願日前に、当業者にとって、スイッチ両端の高電圧から測定回路を保護するために… | （要素に当てなかった記載） | ||
| 3 | — 従属請求項の指摘 | 請求項3〜6・8〜10 | — | 請求項3〜6及び8〜10は、拒絶された基礎となる請求項に従属しているとして指摘されるが… | （審査官の個別の指摘なし） | ☐ 応答で扱う ☐ 扱わない |
訳文の検査: 赤 0件・黄 0件（数値・請求項の番号・段落番号・条文・引用文献の呼び名・訳抜け・英語の残り）。
事務所内で応答を検討する場合 処置欄に印を付け、このシートと参照用の全訳・引用段落を担当弁理士へ回す。
依頼人に報告する場合 社名なし版をそのまま送れる。拒絶の項目・条文・引用文献・応答期限は1ページ目の表のとおり。
当社に続けて頼む場合 補正後の請求項の英訳照合（出願前の英訳照合）は、和文と英訳を info@tokkyo-urakata.tokyo に送るだけで受け付ける。翌営業日に照合の記録を返す。
通知の段落ごとの和訳と原文。対応シートの要旨はここから機械的に抜き出したもの。
| 段落 | 訳文 | 原文 |
|---|---|---|
| O001 | 米国特許商標庁 | UNITED STATES PATENT AND TRADEMARK OFFICE |
| O002 | 出願番号 16/189,089 | Application No. 16/189,089 |
| O003 | 非最終拒絶 | Non-Final Rejection |
| O004 | 詳細な庁指令 | DETAILED ACTION |
| O005 | AIA施行前またはAIA施行後の出願であることの通知 | Notice of Pre-AIA or AIA Status |
| O006 | 本出願は2013年3月16日以降に出願されたものであり、AIAの先発明者先願主義の規定に基づいて審査されている。 | The present application, filed on or after March 16, 2013, is being examined under the first inventor to file provisions of the AIA. |
| O007 | 請求項の状況 | Status of Claims |
| O008 | 本出願では請求項1〜10が係属中である。 | Claims 1-10 are pending in the application. |
| O009 | 米国特許法第102条に基づく請求項の拒絶 | Claim Rejections - 35 USC § 102 |
| O010 | 以下は、本庁指令においてこの節に基づいてなされる拒絶の根拠となる米国特許法第102条の該当する項の引用である： | The following is a quotation of the appropriate paragraphs of 35 U.S.C. 102 that form the basis for the rejections under this section made in this Office action: |
| O011 | 次の場合を除き、何人も特許を受ける権利を有する。（1）クレームされた発明が、クレームされた発明の有効出願日前に、特許されていたか、刊行物に記載されていたか、公然実施され、販売され、又はその他の方法で公衆に利用可能となっていた場合。 | A person shall be entitled to a patent unless – (1) the claimed invention was patented, described in a printed publication, or in public use, on sale, or otherwise available to the public before the effective filing date of the claimed invention. |
| O012 | 請求項1及び7は、kk-electronic（EP 2568268 A1、以下「Ref1」という）により新規性がない（予期される）として、米国特許法第102条(a)(1)に基づき拒絶される。 | Claims 1 and 7 are rejected under 35 U.S.C. 102(a)(1) as being anticipated by kk-electronic (EP 2568268 A1, hereinafter "Ref1"). |
| O013 | 請求項1に関し、Ref1は、電力変換装置（パワー半導体装置を備える電力変換器、段落[0002]及び[0038]）であって、制御入力端子、第1端子及び第2端子を含むパワートランジスタ（IGBTスイッチ、段落[0011]及び[0041]）と、前記制御入力端子を駆動するドライバ（パワーデバイスを制御するゲートドライブ、段落[0034]及び[0045]）と、温度推定部を含む制御装置（温度モデルを実行する計算ユニット23、段落[0063]）と、前記パワートランジスタのオン期間中に端子間電圧を検出する電圧検出回路（デバイスの導通中に電圧降下Vceを検出する測定回路6、段落[0044]、[0045]及び[0050]）とを備え、前記温度推定部が、前記端子間電圧と端子間電流と接合部温度との相関情報を予め保持し、前記接合部温度を推定する（温度と電流と電圧とを関係づけるチップ温度モデル、段落[0010]及び[0047]）装置を開示している。 | Regarding claim 1, Ref1 discloses a power conversion device (power converter comprising a power semiconductor device, paragraphs [0002] and [0038]) comprising: a power transistor including a control input terminal, a first terminal, and a second terminal (IGBT switch, paragraphs [0011] and [0041]); a driver that drives the control input terminal (gate drive which controls the power device, paragraphs [0034] and [0045]); a control device including a temperature estimation unit (calculation unit 23 executing the temperature model, paragraph [0063]); and a voltage detection circuit that detects an inter-terminal voltage during an on-period of the power transistor (measuring circuit 6 detecting the voltage drop Vce while the device conducts, paragraphs [0044], [0045] and [0050]), wherein the temperature estimation unit previously holds correlation information between the inter-terminal voltage, the inter-terminal current and a junction temperature and estimates the junction temperature (chip temperature model relating the temperature, the current and the voltage, paragraphs [0010] and [0047]). |
| O014 | 請求項7に関し、Ref1は、請求項1に係る装置であって、前記電圧検出回路が、前記パワートランジスタの前記オン期間中に前記端子間電圧をサンプリングする（PWM動作においてスイッチの導通期間中に、電流と同時にVceが測定される、段落[0050]）装置を開示している。 | Regarding claim 7, Ref1 discloses the device according to claim 1, wherein the voltage detection circuit samples the inter-terminal voltage during the on-period of the power transistor (the Vce is measured during the conduction period of the switch in PWM operation, at the same time as the current, paragraph [0050]). |
| O015 | 米国特許法第103条に基づく請求項の拒絶 | Claim Rejections - 35 USC § 103 |
| O016 | 以下は、本庁指令において示される自明性に基づくすべての拒絶の根拠となる米国特許法第103条の引用である： | The following is a quotation of 35 U.S.C. 103 which forms the basis for all obviousness rejections set forth in this Office action: |
| O017 | クレームされた発明が第102条に規定するところと同一には開示されていないとしても、クレームされた発明と先行技術との相違が、クレームされた発明が全体として、クレームされた発明の有効出願日前に、そのクレームされた発明が属する技術分野において通常の知識を有する者にとって自明であったようなものである場合には、クレームされた発明について特許を受けることができない。特許性は、発明がなされた態様によって否定されない。 | A patent for a claimed invention may not be obtained, notwithstanding that the claimed invention is not identically disclosed as set forth in section 102, if the differences between the claimed invention and the prior art are such that the claimed invention as a whole would have been obvious before the effective filing date of the claimed invention to a person having ordinary skill in the art to which the claimed invention pertains. Patentability shall not be negated by the manner in which the invention was made. |
| O018 | 請求項2は、Ixys（US 5,500,616 A、以下「Ref2」という）に照らしてRef1に対して特許を受けることができないとして、米国特許法第103条に基づき拒絶される。 | Claim 2 is rejected under 35 U.S.C. 103 as being unpatentable over Ref1 in view of Ixys (US 5,500,616 A, hereinafter "Ref2"). |
| O019 | 請求項2に関し、Ref1は、請求項1に係る装置（上記参照）を開示しているが、電圧制限器を明示的には開示していない。Ref2は、非飽和検出回路に印加される電圧を制限する過電圧クランプを開示している（第2欄第15〜40行）。クレームされた発明の有効出願日前に、当業者にとって、スイッチ両端の高電圧から測定回路を保護するために、Ref2のクランプをRef1の装置に設けることは自明であったであろう。 | Regarding claim 2, Ref1 discloses the device according to claim 1 (see above), but does not explicitly disclose a voltage limiter. Ref2 discloses an overvoltage clamp that limits the voltage applied to a desaturation detection circuit (col. 2, lines 15-40). It would have been obvious to one of ordinary skill in the art before the effective filing date of the claimed invention to provide the clamp of Ref2 in the device of Ref1 in order to protect the measuring circuit from the high voltage across the switch. |
| O020 | 許可可能な主題 | Allowable Subject Matter |
| O021 | 請求項3〜6及び8〜10は、拒絶された基礎となる請求項に従属しているとして指摘されるが、基礎となる請求項及び介在するすべての請求項の限定事項をすべて含めて独立形式で書き直せば許可可能となるであろう。 | Claims 3-6 and 8-10 are objected to as being dependent upon a rejected base claim, but would be allowable if rewritten in independent form including all of the limitations of the base claim and any intervening claims. |
| O022 | 結論 | Conclusion |
| O023 | この通知又はそれ以前の通知に関する問合せは、[審査官名]（電話番号 [電話番号]）宛てに行うこと。 | Any inquiry concerning this communication or earlier communications from the examiner should be directed to [examiner name], whose telephone number is [telephone number]. |
審査官が指した段落だけを訳出。
| 段落 | 訳文 | 原文 |
|---|---|---|
| [0002] | パワー半導体装置は、パワーデバイスとも呼ばれ、当技術分野において公知であり、パワーエレクトロニクス回路においてスイッチ又は整流器として使用される。風力タービンでは、パワー半導体装置を用いて発電機を系統に接続することができる。一部の風力タービンでは、（半導体装置を備える）電力変換器が系統への電力の流れを制御する。 | Power semiconductor devices, also known as power devices, are known in the art and used as switches or rectifiers in power electronic circuits. In wind turbines, power semiconductor devices can be used to connect the generator with the grid. In some wind turbines power converters (comprising semiconductor devices) controls the power flow to the grid. |
| [0038] | 一実施形態では、風力タービン制御システムは、パワー半導体装置を備える電力変換器に動作可能に接続され、液体システムは前記電力変換器に動作可能に接続される。好ましくは、風力タービン制御システムは液体システムに動作可能に接続される。電力変換器内のチップの温度を推定するステップを、既に設置されている風力タービン制御システムを用いて実行することにより、チップ温度を推定する手段を有する新たなパワーデバイスを風力タービンに設置する場合と比べて、チップの温度を推定する方法を組み込むためのコストが下がる。 | In an embodiment, the wind turbine control system is operationally connected to a power converter, comprising the power semiconductor device and where the liquid system is operationally connected to the power converter. Preferably, the wind turbine control system is operationally connected to the liquid system. Using the already installed wind turbine control system to perform the steps for estimating the temperature of a chip in a power converter, lowers the cost for the incorporation of the method for estimating the temperature, of a chip compared to installing a new power device having means for estimating the chip temperature in the wind turbine. |
| [0011] | パワー半導体装置は、パワーシリコンダイオード若しくは炭化ケイ素ダイオードのようなダイオード、又は、MOSFET、IGBT、GTO、IGCT、サイリスタ若しくは炭化ケイ素スイッチのようなスイッチとすることができる。 | The power semiconductor device can be a diode, such as a power silicon or silicon carbide diode, or a switch, such as a MOSFET, IGBT, GTO, IGCT, thyristor or a silicon carbide switch. |
| [0041] | ダイオードやIGBTスイッチのようなパワーデバイスが動作しているとき、そこを電流が流れ、図1に示すように部品の両端に電圧降下が生じる。この電圧降下は、抵抗部分の両端の電圧降下と、半導体チップ内部のPN接合の両端の電圧降下とに分けることができる。抵抗は、端子、バスバー、ボンディングワイヤ、チップ表面及び材料そのもの（例えばSi又はSiC）に存在する。通常、PN接合は負の温度係数を有し、抵抗部分は正の温度係数を有し、これにより図2に示すような電圧降下特性となる。ここでは、電流（I）と電圧降下との関係の一例を見ることができる。Vceはスイッチの電圧降下であり、Vdはダイオードの電圧降下である。図2のグラフ3はパワーデバイスが冷えているときの関係を示し、グラフ4はパワーデバイスが温まっているときの関係を示す。これは、パワーデバイスが電流を導通しているときに生じる温度上昇があると、電流と電圧降下との関係が変化することを意味する。 | When a power device, such as a diode or an IGBT switch, is in operation, current flows through it and a voltage drop is generated across the component as shown in fig 1. The voltage drop can be divided into a voltage drop across a resistive part and a voltage drop across the PN junction inside the semiconductor chip. Resistance lies in terminals, busbars, bonding wires, chip surface and in the material itself (e.g. Si or SiC). Normally the PN junction has a negative temperature coefficient, while the resistive part has a positive temperature coefficient, which leads to a voltage drop characteristic as shown in fig 2. Here an example of a relation between the current (I) and voltage drop can be seen. Vce is the voltage drop over a switch and Vd is the voltage drop over a diode. Fig. 2, graph 3 shows the relation when the power device is cold and graph 4 shows the relation when the power device is warm. This means that when the temperature rises, which occurs when the power device is conducting current, the relationship between the current and the voltage drop alter. |
| [0034] | 好ましくは、本装置は、パワー半導体装置のための少なくとも1つのゲートドライブをさらに備え、電圧を測定する手段はゲートドライブに統合される。パワーモジュールはゲートドライブを必要とする可能性が最も高いため、そのようなゲートドライブは、ゲート制御回路、スイッチモード電源、ガルバニック絶縁バリア又はレベルシフトを介してシステムを制御するインタフェース、シュートスルー保護及び/又は過電流保護、シュートスルーを防止し最小デッドタイムを生成するロジックを備えることができる。測定回路のコストを下げるために、測定回路は、スイッチモード電源及び/又はシステムを制御するインタフェースの一部のような、ゲートドライブの部品の一部を使用することができる。さらに、電圧測定は非飽和保護回路として使用することができ、パワーモジュールを過電流から保護することができる。 | Preferably, the apparatus further comprises at least one gate drive for the power semiconductor device, wherein the means to measure the voltage is integrated in the gate drive. As a power module will most likely need a gate drive, such a gate drive can comprise; a gate controlling circuit, a switch mode power supply, an interface to control the system through a galvanic isolated barrier or level shift, a shoot through and/or overcurrent protection, a logic to prevent shoot through and minimum dead time generation. To lower the cost of the measuring circuit it can use some of the components of the gate drive, such as the switch mode power supply and/or parts of interface to control the system. Further, the voltage measurement can be used as a desaturation protection circuit and protect the power module against overcurrent. |
| [0045] | パワーデバイスの両端の電圧降下を検出することは困難な場合がある。なぜなら、パワーデバイスが遮断しているときにパワーデバイスの両端にかかるkVの範囲の電圧を導通している間に、mVの範囲の変化を検出しなければならないからである。測定回路の一例を図3に見ることができる。ここでは、測定回路6は、高電圧・低電力の半導体スイッチ7、この場合は、（IGBTやダイオードのような）パワーデバイスを有する試験対象9の両端の高電圧を遮断できる電界効果トランジスタ（FET）と、アナログ・デジタル変換器（ADC）8とを備える。FET 7がオンのとき、ADC 8は試験対象9の両端の、したがってパワーデバイスの両端の電圧降下を検出することができる。さらに、パワーデバイスを制御するゲートドライブが示されている。これは当業者に公知であり、これ以上説明しない。 | Detecting the voltage drop over the power device can be challenging, because changes in the mV range must be detected while the power device is conducting voltage in the kV range, which is across the power device when it is blocking. An example of a measuring circuit can be seen in fig. 3. Here a measuring circuit 6 comprises a high voltage, low power semiconductor switch 7, in this case a field-effect transistor (FET) which can block the high voltage across the test object 9 with a power device (such as an IGBT or a diode) and an Analog to Digital Converter (ADC) 8. When the FET 7 is on, the ADC 8 can detect the voltage drop across the test object 9 and thus across power device. Further, there is shown a gate drive which controls the power device. This is known to the skilled person and will not be described further. |
| [0063] | 好ましくはマイクロプロセッサ又は温度モデルを実行可能なその他のデータ処理手段を備える計算ユニット23が、次いで測定データを受け取り、それに基づいてチップ温度を推定してもよい。計算ユニット23は変換器制御の一部であってもよい。チップ温度は、次いで変換器制御システム及び/又は風力タービンコントローラ24に伝達され、半導体パワーデバイス9、すなわち風力タービンの変換器又は風力タービンのその他の部分の制御に用いられてもよい。 | A calculation unit 23 which preferably comprise a microprocessor or other means for processing data capable of execute the temperature model may then receive the measured data and based hereon estimates the chip temperature. the calculation unit 23 may be part of the converter control. The chip temperature may then be communicated to the converter control system and/or wind turbine controller 24 and used in the control the semiconductor power device 9 i.e. the converter of the wind turbine or other parts of the wind turbine. |
| [0044] | VceまたはVdはパワーデバイスの動作中に測定することができ、したがってパワーデバイスの動作中にチップの温度を推定することができる。 | The Vce or Vd can be measured during operation of the power device and therefore the temperature of the chip can be estimated during operation of the power device. |
| [0050] | チップ温度（例えば過渡的なチップ温度）を推定するため、例えば図3に示すシステムにおいて、通常のパルス幅変調（PWM）動作中にVce又はVdが測定される。測定システムのFET 7は非常に高速であるため、測定回路は、スイッチの導通期間中は接続され、高電圧状態ではオフとすることができる。図6には、PWMパターンにおけるIGBTの両端の電圧（Vceのグラフ14）と同じIGBTを流れる電流（グラフ15）の一例が示されている。「禁止」ゾーンは、Vce電圧が高いとき（IGBTがオフのとき）として定められる。これらのゾーンでは、測定回路のFETもオフでなければならない。IGBTが電流を導通しているときはいつでも、Vceの測定を行うことができる。図6にT1として示すように、VceとIGBTを流れる電流の両方を同時に測定することが重要である。 | In order to estimate the chip temperature (e.g. the transient chip temperature), for example in the system shown in fig. 3, the Vce or Vd is measured during normal Pulse Width Modulated (PWM) operation. Since the measure system FET 7 is very fast, the measuring circuit can be connected during the conduction period of the switch, while being off in a high voltage state. On fig 6 an example of voltage across an IGBT (Vce graph 14) and current through the same IGBT (graph 15) in a PWM pattern is shown. The "illegal" zones are defined when the Vce voltage is high (IGBT is off). In these zones the FET of the measuring circuit must also be off. Whenever the IGBT is conducting current, a Vce measurement may be made. It is important that both the Vce and current through the IGBT is measured at the same time, shown as T1 in fig 6. |
| [0010] | チップ温度モデルは、チップ温度と電流と電圧との関係を記述又は評価する。このモデルは、温度、電流及び電圧の値を関係づけるために、定数とすることができるパラメータを用いる。このモデルは、一例では数式とすることができ、その場合パラメータは、温度、電流又は電圧の値のうち他の2つの値が分かっているときに1つの値を計算できるようにする定数である。別の例では、モデルは数値解析に基づくことができるコンピュータプログラムであり、この場合パラメータは、解析に用いられる定数、反復回数、及び温度、電流及び/又は電圧の値の間の関係を確立できるようになる前に確立する必要があるその他の要件のいずれでもよい。パラメータは、一例では1つのパラメータのみを指すことがあると理解されるべきである。 | The chip temperature model describes or evaluates the relationship between the chip temperature, current and voltage. The model uses parameters, which can be constants, in order to relate the values of the temperature, current and voltage. The model can, in one example, be a mathematical formula, where the parameters are constants making it possible to calculate one of the values of temperature, current or voltage when the two other values are known. In another example the model is a computer program, which can be based on numerical analysis; in this case the parameters can be both the constants used in the analysis, the number if iterations and any other requirement which needs to be established before the relationship between the values of the temperature, current and/or voltage can be established. It should be understood, that parameters can in an example refer to only one parameter. |
| [0047] | 本発明の方法を実行するために図3の測定回路が用いられる場合、チップ温度モデルを確立する必要がある。このモデルは、電圧と電流と温度との関係を記述する。このモデルは数値モデルとすることができ、その関係は特定のパワーデバイスの種類を特性評価することにより決定される。この特性評価は、特定の温度について電流と電圧を測定することとすることができる。そうすると、電圧と電流の測定に基づいて温度を決定することが可能となるように、モデルのパラメータを確立することが可能になる。モデル及びモデルのパラメータが確立されると、それを用いて温度を推定することができる。モデルに従ってプログラムされ、図3の測定回路と通信するマイクロプロセッサは、最初に設置されたときにマイクロプロセッサがモデルのパラメータを確立した場合に有利となり得る。これが行われると、パワーデバイスの動作中に行われた電圧と電流の測定に基づいてチップ温度を推定することが可能になる。 | If the measuring circuit fig. 3 is used to perform the method of the invention, a chip temperature model needs to be established. The model describes the relationship between the voltage, current and the temperature. The model can be a numerical model, in which the relationship is determined by characterising the specific power device type. This characterization can be to measure the current and the voltage for specific temperatures; it will then be possible to establish parameters of the model, so that it is possible to determine the temperature on the basis of a voltage and current measurement. When the model and the parameters of the model are established, it can be used to estimate the temperature. A microprocessor that is programmed according to the model and is communicating with the measuring circuit of fig. 3 can be an advantage, if the microprocessor established the parameters for the model when it was initially installed. When this is done, it is possible to estimate the chip temperature on the basis of a voltage and current measurement performed when the power device is in operation. |
この文献の本文は資料に含まれていない。指摘箇所（第2欄第15〜40行）は未訳。
この資料の範囲 翻訳と、審査官の記載の並べ替えだけです。訳文の意味の正しさは翻訳者の確認によります。拒絶理由への応答の要否・方針・補正案・意見書の作成は行いません。
特許の裏方（株式会社Color the Life） 東京都東村山市 tokkyo-urakata.tokyo info@tokkyo-urakata.tokyo